第三篇 · 模拟电路与运放 / 运放基础

入门#运算放大器#运放符号#DIP-8#引脚#封装

运放概述：符号、封装与引脚 Op-Amp Overview

运算放大器（Operational Amplifier，Op-Amp）是差分输入、单端输出、开环电压增益极高的直接耦合放大器。它把差分输入级、电压增益级、输出级和偏置电路集成在一颗芯片里，对外只露出五个端子：同相输入、反相输入、输出、正电源、负电源。工程上把它当"受反馈控制的电压源"用：外部电阻决定增益，运放只负责把两个输入的差值放大到"足够大"。

本章约定：V_+、V_- 指两个输入端；正、负电源记作 V_{CC}、V_{EE}（单电源时 V_{EE}=0）；开环增益记作 A_{OL}，闭环增益记作 A_{CL} 或 G；反馈系数记作 \beta（不是三极管的电流放大倍数）；环路增益 T=A_{OL}\beta；误差电压 V_{err}=V_+-V_-。这套符号在整篇运放章节里保持一致。

很多教材把"概述"写成名词解释：符号长什么样、有哪几种封装、参数表怎么读。那样的章节读完仍然不会用。本章要建立的是三件事：五条理想假设各自在什么条件下先失效、封装与供电的物理约束、以及一个用真实量级参数就能复算的闭环误差算例。把这三件事串起来，后面所有运放电路的分析才有落脚点。

1. 设计动机

<>

场景一：5V 单电源、非轨到轨运放处理 0.2V 小信号。 传感器输出 0.2~0.8V，想放大 5 倍得到 1.0~4.0V。运放只给 5V 单电源，输出级离正轨还有 1.5V 余量，最高只能到 3.5V——输入超过 0.7V 的部分全部削平。信号没坏、电路没接错，是摆幅预算没做。

场景二：同一块板子换料，上电就饱和。 原设计用双运放 SO-8，1 脚是 A 路输出；换成一只单运放 SOT-23-5，5 个脚要装下两路电源、两个输入和一个输出，引脚编号完全不同。丝印上只有一行缩写，采购按"同型号兼容件"替换，焊上去输出贴着电源轨。丝印不是引脚定义，完整订购型号加数据手册的 Pin Configuration 才是。

场景三：以为开环增益无穷大。 设计 1000 倍前置放大，运放 A_{OL}=10^5、GBW=1MHz。算完才发现：低频环路增益只有 T=10^5\times10^{-3}=100，闭环增益误差约 1%；闭环带宽只有 1\text{MHz}/1000=1\text{kHz}，100Hz 以上就开始滚降。这两条都不是"调试时再说"的问题，是选型时就能算出来的。

你想确认	先算/先查	判据（工程经验值）
输出会不会削顶	输出摆幅与信号范围	峰值离轨 ≥0.3V（轨到轨）、≥1.5V（非轨到轨）
增益准不准	T=A_{OL}\beta	T\ge100 → 误差 ≤1%
带宽够不够	f_{cl}\approx GBW/(1/\beta)	f_{cl}\ge10\times 最高信号频率
高阻源能不能接	I_BR_s 与信号幅度	误差 < 信号幅度的 1/10
封装有没有接错	数据手册 Pin Configuration	按完整订购型号核对，不看丝印
能不能带动负载	R_{out}/(1+T) 与 I_{out,max}	负载分压误差 <1%

不算会摔在哪，四个带数字的代价：

1. 失调被增益放大。 输入失调 V_{OS}=1\text{mV}，闭环增益 1000，输出偏移 1\text{mV}\times1000=1\text{V}。12 位、5V 量程的 ADC 一个 LSB 是 5/4096=1.22\text{mV}，这 1V 相当于 819 个 LSB，后级根本没法用。
2. 摆幅被电源轨卡住。 5V 单电源、非轨到轨输出上限 3.5V，信号 2.5\text{V}\pm1.2\text{V} 的顶峰要 3.7V，被削掉 0.2V。削顶产生的是三次谐波，不是"稍微失真"。
3. 带宽把增益吃掉。 GBW=1MHz 的运放接成增益 10，闭环 −3dB 频率 f_{cl}=1\text{MHz}/10=100\text{kHz}；到 100kHz 时增益只剩 10/\sqrt{2}=7.07，比标称低 3dB。
4. 偏置电流在高阻上变成电压。 I_B=100\text{nA} 流过 1\text{M}\Omega 源阻抗，压降 100\text{nA}\times1\text{M}\Omega=0.1\text{V}。如果被测信号只有 10mV，这个误差是信号的 10 倍。

2. 定义与直观

2.1 一句话定义与五个端口

运算放大器是一个电压控制电压源：输出电压正比于两个输入端的电压差，比例系数就是开环增益。在线性区（输出没有撞到电源轨）里：

V_{OUT}=A_{OL}(V_+-V_-)=A_{OL}V_{err}

符号与单位：V_{OUT} 是输出电压（V）；V_+、V_- 是两个输入端的对地电压（V）；V_{err}=V_+-V_- 是差模误差电压（V）；A_{OL} 是开环电压增益，无量纲（V/V）。工程上常用分贝表示：20\lg A_{OL}，A_{OL}=10^5 就是 100dB。

把这条式子与负反馈结合，就得到后面反复使用的"虚短"：在负反馈成立、输出未饱和的前提下，V_{err}=V_{OUT}/A_{OL}\to0。推导、前提与失效条件见理想模型五假设与虚短、虚断；而"用多少环路增益换来多少精度"的记账方式，见开环、闭环增益与负反馈本质。

这个式子只说了"放大差值"，真正的工程含义藏在两个推论里：

• 两个输入端不是对称的负载。 同相端（+）的电压升高，输出同向升高；反相端（-）的电压升高，输出反向降低。反馈必须回到反相端，才是负反馈。
• 输出只由差值决定，与两个输入各自的绝对电平无关（理想情况）。 这个"绝对电平"就是共模电压 V_{cm}=(V_++V_-)/2。真实运放对共模电压有抑制能力上限（CMRR），也有允许范围（输入共模范围），两者都会在后面的章节里展开。

内部结构可以粗分成三级：差分输入级（把差值变成电流）→ 电压增益级（提供大部分 A_{OL}，并做频率补偿）→ 输出级（推挽，提供电流驱动能力）。外部看到的五个端子——V_+、V_-、V_{OUT}、V_{CC}、V_{EE}——正好对应这三级的输入、输出和供电。

通用运放 DIP-8 顶视图：缺口左侧为 1 脚，逆时针编号；2 脚反相输入、3 脚同相输入、6 脚输出、4/7 脚为负/正电源

2.2 符号与 DIP-8 引脚：从缺口数起

标准符号是一个三角形：上端（或左端）是反相输入 -，下端（或左端）是同相输入 +，右端是输出。电源脚在符号上经常省略，但实物必须接——这是新手最常见的"输出不动"原因。

直插 DIP-8 的引脚识别靠两个标记：封装一端的半圆缺口，以及 1 脚旁边的圆点。把缺口朝上、引脚朝下，从左上角开始逆时针数：左上 1、左下 4、右下 5、右上 8。单运放（以 741 类为代表）和双运放（LM358、TL072、NE5532 这一类）虽然都是 DIP-8，引脚定义完全不同：

功能	单运放 DIP-8（741 类）	双运放 DIP-8（LM358/TL072 类）	四运放 DIP-14（LM324 类）
输出	6	1（A 路）、7（B 路）	1、7、8、14
反相输入 -	2	2（A）、6（B）	2、6、9、13
同相输入 +	3	3（A）、5（B）	3、5、10、12
正电源 V_{CC}	7	8	4
负电源 V_{EE} / 地	4	4	11
调零 / 空脚	1、5（调零）、8（NC）	—	—

这张表里最容易被忽略的是最后一行：单运放 DIP-8 的 1、5 脚是失调调零端，8 脚是空脚；双运放的同样位置却是输出和电源。把双运放插进按单运放画的板子，等于把输出接到调零电位器上、把电源接到信号脚上，上电就可能损坏。

2.3 封装：单/双/四运放与五脚小封装

单/双/四运放封装与引脚对照：单运放 DIP-8、双运放 DIP-8、四运放 DIP-14 的电源脚与信号脚分布

同一颗三角形符号，封装决定了芯片里塞几路运放、电源脚怎么分：

• 单运放：DIP-8、SO-8、SOT-23-5、SC70-5。DIP-8/SO-8 里通常有调零或空脚；SOT-23-5 只有 5 个脚，刚好装下两路电源、两个输入和一个输出，没有调零、没有空脚。
• 双运放：DIP-8、SO-8、MSOP-8、SOT-23-8。SO-8 双运放的引脚排列是事实上的行业标准：1=OUT A、2=−IN A、3=+IN A、4=V−、5=+IN B、6=−IN B、7=OUT B、8=V+。所以 LM358 换成 TL072、NE5532，引脚是兼容的——这也是双运放最常用的原因之一。
• 四运放：DIP-14、SO-14、TSSOP-14。四路共用电源，引脚按"输出—反相输入—同相输入"三个一组排列，电源在 4 脚和 11 脚。

封装陷阱不在"几路"，在"单运放的小封装"。单运放没有统一标准：同样是 SO-8，741 类用 1、5 脚调零、8 脚空脚，另一些单运放把 1、5、8 脚做成空脚、调零或使能（shutdown），具体以数据手册为准；SOT-23-5 的引脚编号在不同型号之间也可能不同。工程上的做法只有一条：原理图符号的引脚号必须与"最终订购的那颗料 + 那个封装后缀"的数据手册一致。同一型号若有多种封装后缀（SOIC 的 D、PDIP 的 P、SOT-23-5 的 DBV），引脚编号可能不同；采购换料时必须重新核对 Pin Configuration，不能看丝印。

丝印本身也不可靠：小封装上通常只有"型号缩写 + 批次/日期码 + 厂商标志"，缩写可能被截断，不同厂商的兼容件也可能用相同的缩写。丝印用于确认"大概是什么"，引脚定义必须查数据手册。

2.4 供电：单电源、双电源与"轨到轨"的真实含义

运放没有"地"这个引脚，只有正、负两个电源脚。所谓单电源/双电源，是外部怎么给这两个脚供电：

• 双电源：例如 V_{CC}=+15\text{V}、V_{EE}=-15\text{V}，0V 是中间参考。输出可以在正负两个方向摆动，典型摆幅 ±13V（每侧离轨 2V，具体以数据手册的 Output Voltage Swing 表为准）。
• 单电源：例如 V_{CC}=+5\text{V}、V_{EE}=0\text{V}。输出只能在 0~5V 之间摆，交流信号必须偏置到中点（典型 V_{CC}/2=2.5\text{V}），否则负半周没有摆幅。单电源偏置的具体电路见单电源电路与电平偏置搬移。

"轨到轨"（Rail-to-Rail）要拆成两件事，很多选型错误就出在混为一谈：

1. 输入轨到轨（RRI）：输入共模范围可以接近两个电源轨。它的代价通常是输入级用两套差分对拼接，在共模电压跨过交越点时失调电压会跳变（典型几十 µV 到几 mV 量级，以数据手册为准），高精度场合要避开这个区域。
2. 输出轨到轨（RRO）：输出可以接近电源轨。但"接近"是带条件的：轻载时离轨可能只有几十 mV，输出电流到几 mA 时可能变成几百 mV。数据手册的 Output Voltage Swing 一定标注负载条件，不看条件只看"Rail-to-Rail"四个字会误判。

用不等式写清楚输出与输入的边界：

V_{EE}+V_{drop-}\le V_{OUT}\le V_{CC}-V_{drop+}V_{ICMR-}\le V_{cm}\le V_{ICMR+}

其中 V_{drop+}、V_{drop-} 是输出级离正、负轨的最小压差（V），随负载电流和温度变化；V_{ICMR-}、V_{ICMR+} 是输入共模范围的下、上限（V）。这两个不等式就是"摆幅预算"的全部依据。

单电源与双电源下的输出摆幅：双电源 ±15V 时典型可用 ±13V；5V 单电源下轨到轨与非轨到轨的输出范围差异

数量级对比（典型值，以数据手册为准）：

供电	输出级	可用输出范围	离轨余量	适用场景
±15V	非轨到轨	±13V	每侧约 2V	传统双电源模拟电路、大信号
+5V	非轨到轨	0.6~3.5V	低端 0.6V、高端 1.5V	老式单电源电路，信号居中
+5V	轨到轨（轻载）	0.05~4.95V	每侧约 50mV	电池供电、ADC 前级
+5V	轨到轨（重载）	0.3~4.7V	每侧约 300mV	带负载的输出，需按曲线核

3. 定量关系

3.1 五条理想假设的数学表达

理想运放模型是五条假设的集合。把它们写成数学，才能看清"哪条先破"：

#	假设	数学表达	真实量级（典型）	违反后的第一症状
1	开环增益无限	A_{OL}\to\infty	10^5\sim10^7（100~140dB）	高增益时闭环增益不足、误差约 1/T
2	输入阻抗无限	I_+=I_-=0	双极输入 10^6\sim10^8\Omega，JFET/CMOS 10^{12}\sim10^{15}\Omega；I_B 1pA~1µA	高阻源被分压、偏置电流变成失调
3	输出阻抗为零	输出不随负载变化	开环几十~几百 \Omega，闭环 R_{out}/(1+T)	重载掉压、失真、驱动容性负载振铃
4	带宽无限	A_{OL}(f)= 常数	GBW 1~100MHz，主极点 10Hz~1kHz	高频增益下降、相移、方波变三角
5	零失调、零噪声	V_{OS}=0，e_n=0	V_{OS} 10µV~10mV；e_n 1~20nV/√Hz	直流误差、信噪比下降

这五条不是"同时成立或同时不成立"，而是各自有各自的失效门槛。理解门槛，比背参数表有用得多。

3.2 失效顺序：不同压力维度下，先破的不是同一条

"五条假设哪个先失效"这个问题，问法本身不完整——它取决于你把哪个维度推到极限。正确的问法是：在当前工况下，哪条假设的误差最先变得不可接受？ 按压力维度列出来：

压力维度	最先破的假设	触发条件	典型门槛（算例）
任何时刻（直流）	零失调、零噪声	没有门槛，一直存在	V_{OS}=1\text{mV} 对 10mV 信号就是 10%
高闭环增益 / 高精度	开环增益无限	T=A_{OL}\beta 不够大	T=100 → 闭环误差约 1%
高源阻抗 / 高温	输入阻抗无限	I_BR_s 与信号可比	100\text{nA}\times1\text{M}\Omega=0.1\text{V}
高频	带宽无限	f>GBW/(1/\beta)	GBW=1MHz、增益 10 → 100kHz 处 −3dB
大信号 / 高压摆	带宽无限（压摆率子项）	SR<2\pi fV_{pk}	2V 峰值、100kHz 需要 1.26V/µs
重负载	输出阻抗为零	I_{out}R_{out,CL} 与摆幅可比	开环 100Ω、T=10 → 9.1Ω，带 1kΩ 负载误差约 0.9%

把它们排成"调试时实际会遇到的顺序"，通常是：

1. 先看直流：输出有没有 offset？——失调电压与偏置电流最先暴露。
2. 再看摆幅：信号一大就削顶？——输出摆幅与输入共模范围。
3. 提频率：正弦还正常，方波变三角、幅度下降？——GBW 与压摆率。
4. 换高阻源：同样的电路，接上高阻传感器就偏移？——偏置电流与输入阻抗。
5. 要精度：增益总是差一点、随温度漂？——有限 A_{OL} 与 T。

顺序背后的逻辑：失调和噪声没有阈值，任何时刻都在；摆幅和共模范围是"硬边界"，越界就削顶或反相；带宽和压摆率随频率、幅度逐渐恶化；有限增益和偏置电流则取决于外部电阻网络。所以调试时按"直流 → 幅度 → 频率 → 源阻抗 → 精度"的顺序排查，命中率最高。

一个容易忽略的细节：有限 A_{OL} 的误差不是常数，它随频率增大。低频时 T=A_{OL}\beta 很大，误差 1/(1+T) 很小；频率升高后 A_{OL} 按 −20dB/十倍频滚降，T 跟着降，误差随之变大。这就是为什么"直流精度"和"交流精度"要分开算。

3.3 频率：单极点模型与 GBW

大多数通用运放在开环幅频上表现为单极点（主极点）系统：

A_{OL}(f)=\frac{A_{OL0}}{1+jf/f_p}|A_{OL}(f)|=\frac{A_{OL0}}{\sqrt{1+(f/f_p)^2}},\qquad \angle A_{OL}(f)=-\arctan\frac{f}{f_p}

符号与单位：A_{OL0} 是直流开环增益（无量纲）；f_p 是主极点频率（Hz）；f 是工作频率（Hz）；\angle A_{OL} 是开环增益的相移（度）。

当 f\gg f_p 时，|A_{OL}(f)|\approx A_{OL0}f_p/f，分子 A_{OL0}f_p 就是增益带宽积 GBW（Hz）：

GBW=A_{OL0}f_p\approx f_T

其中 f_T 是单位增益频率，即 |A_{OL}(f_T)|=1 的频率。GBW 与 f_T 要区分：单极点模型下两者数值相同；真实运放有第二、第三极点，|A_{OL}| 与 f 的乘积不再恒定，数据手册给的 GBW 与 f_T 可能相差 10%~30%（典型量级，以数据手册曲线为准）。工程上把 GBW 当"增益与带宽的交换汇率"用，够用；做精确带宽预算时要看曲线。

闭环后，−3dB 带宽近似为：

f_{cl}\approx\frac{GBW}{1/\beta}=GBW\cdot\beta

其中 1/\beta 是噪声增益（无量纲）。这个式子的意思是：你想要的闭环增益越高，能用的带宽越窄，乘积恒为 GBW。增益 10 用掉 1/10 的 GBW，增益 100 用掉 1/100。

以 A_{OL0}=10^5、GBW=1MHz 为例：主极点 f_p=GBW/A_{OL0}=10^6/10^5=10\text{Hz}。在 1kHz 处，f/f_p=100，|A_{OL}|=10^5/\sqrt{1+100^2}=10^5/100.005=999.95，相移 -\arctan100=-89.43^{\circ}。增益还剩约 1000 倍，但相位已经转了将近 90°——这两个数在下一节的闭环误差算例里会同时用到。

3.4 供电与摆幅的定量边界

把 §2.4 的两个不等式代进具体数字，就是摆幅预算：

• 双电源 ±15V、每侧余量 2V：可用输出 ±13V，峰峰值 26V。
• 5V 单电源、非轨到轨：低端 0.6V、高端 3.5V，可用范围 2.9V；信号峰峰值必须小于 2.9V，还要留至少 10% 余量。
• 5V 单电源、轨到轨、轻载：0.05~4.95V，可用范围 4.9V；重载（如 10mA）时按 0.3~4.7V 算，可用范围 4.4V。

再看输入侧：输入共模范围是独立于输出摆幅的限制。单电源 5V 的运放，输入共模下限可能到 0V（轨到轨输入），也可能只到 1.5V；如果信号共模低于下限，输入级截止，输出会突然反相或锁死。这个现象在共模范围、CMRR 与 PSRR里有专门展开。

3.5 适用条件与失效边界

本章所有"典型量级"都有前提，脱离前提的数字没有意义：

1. 数据手册的参数一定带测试条件：电源电压、负载电阻、环境温度、输入共模电压。A_{OL} 的测试条件通常是"指定负载、指定输出摆幅"，不是"任意工况"。
2. 典型值不是保证值：数据手册给 Typical 和 Min/Max 两列，设计要按 Min/Max 算。V_{OS} 的典型值 1mV，最大值可能是 5mV；A_{OL} 的典型值 10^5，最小值可能只有 2\times10^4。
3. 小信号与大信号分开算：GBW 描述小信号，压摆率 SR 描述大信号。正弦频率升高时先撞到 SR 还是先撞到 GBW，取决于幅度。
4. 温度与批次：V_{OS}、I_B、A_{OL} 都随温度漂移；同一型号不同批次也有分散。精度设计要按全温度范围的最坏值。

4. 典型计算

4.1 算例一：1kHz、闭环增益 10，实际闭环增益误差是多少

已知：一只运放 A_{OL0}=10^5、GBW=1MHz，主极点在 10Hz（单极点模型）；接成同相放大，R_1=10\text{k}\Omega、R_f=90\text{k}\Omega，目标闭环增益 G=1+R_f/R_1=10，反馈系数 \beta=R_1/(R_1+R_f)=0.1，噪声增益 1/\beta=10。求 1kHz 处的实际闭环增益与误差。

第 1 步：反馈系数与环路增益。 同相组态的反馈系数由分压决定：

\beta=\frac{R_1}{R_1+R_f}=\frac{10}{10+90}=0.1

直流环路增益 T_0=A_{OL0}\beta=10^5\times0.1=10^4。低频闭环增益：

G_0=\frac{A_{OL0}}{1+T_0}=\frac{10^5}{1+10^4}=9.9990

相对目标 10 的误差 (9.9990-10)/10=-0.010\%，正好是 1/(1+T_0)=1/10001\approx0.010\%。

第 2 步：1kHz 处的开环增益。 主极点 f_p=GBW/A_{OL0}=10^6/10^5=10\text{Hz}。1kHz 处 f/f_p=1000/10=100：

|A_{OL}(1\text{k})|=\frac{10^5}{\sqrt{1+100^2}}=\frac{10^5}{100.005}=999.95\angle A_{OL}(1\text{k})=-\arctan100=-89.43^{\circ}

第 3 步：环路增益。 \beta 由电阻分压决定，是实数、不随频率变（忽略寄生电容），所以

T(1\text{k})=A_{OL}(1\text{k})\beta=999.95\times0.1=99.995\angle-89.43^{\circ}

第 4 步：闭环增益的复数计算。 用直角坐标算最稳：

A_{OL}(1\text{k})=999.95\left(\cos89.43^{\circ}-j\sin89.43^{\circ}\right)=9.9990-j999.90T(1\text{k})=0.99990-j99.9901+T=1.99990-j99.990,\qquad |1+T|=\sqrt{1.9999^2+99.99^2}=100.01G(1\text{k})=\frac{A_{OL}}{1+T}=\frac{999.95\angle-89.43^{\circ}}{100.01\angle-88.85^{\circ}}=9.9985\angle-0.58^{\circ}

第 5 步：误差。 幅度误差 (9.9985-10)/10=-0.015\%，相位误差 -0.58^{\circ}。

第 6 步：为什么不是 1%？ 如果直接把 1/T=1/99.995\approx1.00\% 当成幅度误差，会比实际值大 66 倍。原因是1kHz 处 T 的相位已经接近 −90°：1+T 的模主要由虚部 |T| 决定，|1+T|\approx|T|，所以 |G|=|A|/|1+T|\approx|A|/|T|=1/\beta=10，幅度几乎回到理想值；那 1% 的"缺口"主要变成了 0.58^{\circ} 的相移。一般式是：

\frac{|G|}{1/\beta}=\frac{|T|}{|1+T|}=\frac{1}{\sqrt{1+\frac{1}{|T|^2}+\frac{2\cos\theta_T}{|T|}}}

其中 \theta_T 是 T 的相位（度）。\theta_T=0 时退化为 1/(1+1/|T|)，即 1/T 误差；\theta_T=-90^{\circ} 时误差是二阶小量，约 1/(2|T|^2)。所以"闭环误差约等于 1/T"是低频、T 近似实数时的结论，不能直接套到高频。

第 7 步：同一目标增益下的反相组态。 反相放大要 R_f/R_1=10，取 R_1=10\text{k}\Omega、R_f=100\text{k}\Omega，此时 \beta=R_1/(R_1+R_f)=10/110=0.0909，噪声增益 1/\beta=11。直流 T_0=10^5\times0.0909=9091，闭环增益 |G_0|=10\times T_0/(1+T_0)=9.9989，误差 -0.011\%；1kHz 处 |T|=90.9，幅度误差 -0.017\%，相位误差 -0.63^{\circ}。

第 8 步：对照表。 把上面几个频点的结果集中起来，每个数都能用同一套公式复算：

频率	开环增益模	环路增益模	闭环增益模	幅度误差	相移
直流	10^5	10^4	9.9990	−0.010%	0^{\circ}
1kHz	999.95	99.995	9.9985	−0.015%	−0.58°
10kHz	99.995	9.9995	9.9494	−0.51%	−5.71°
100kHz	10.000	1.000	7.071	−29.3%	−45.0°

结论：在 1kHz、增益 10 这个工作点上，这只运放的增益误差只有 0.015%（相位偏 0.58°），主导误差不是有限增益，而是带宽——闭环 −3dB 点在 100kHz，10kHz 时幅度已经掉了 0.51%。如果要求 1kHz 处幅度误差小于 0.01%，需要的环路增益约 |T|\approx140（按复数 1+T 估算，而不是实数 1+T 的 10^4），也就是 A_{OL0} 至少 10^5 且工作频率远低于主极点，或者把闭环增益降到 1。

4.2 算例二：5V 单电源的摆幅预算

需求：传感器输出 0.2~0.8V（共模 0.5V），要放大到后级 ADC 的 0~3V 范围；运放用 5V 单电源，输出能力按两种器件估：非轨到轨（0.6~3.5V）、轨到轨轻载（0.05~4.95V）。求可行的增益，并核算电源 −5% 时的余量。

第 1 步：非轨到轨、增益 5。

V_{OUT}=5\times(0.2\sim0.8)=1.0\sim4.0\ \text{V}

高端 3.5V 的上限被突破，输入超过 3.5/5=0.70\text{V} 就削顶。可用输入范围只剩 0.2~0.70V，0.70~0.80V 这一段丢失。

第 2 步：降到增益 4。

V_{OUT}=4\times(0.2\sim0.8)=0.8\sim3.2\ \text{V}

低端余量 0.8-0.6=0.2\text{V}，高端余量 3.5-3.2=0.3\text{V}，都为正，可以工作。

第 3 步：电源 −5% 的最坏情况。 V_{CC}=5\times0.95=4.75\text{V}，非轨到轨高端余量 1.5V，输出上限 4.75-1.5=3.25\text{V}：

V_{OUT,max}=3.2\text{V}<3.25\text{V}

余量只剩 0.05V，温度或负载再恶化就会削顶。把增益降到 3.5：

V_{OUT}=3.5\times(0.2\sim0.8)=0.7\sim2.8\text{V}

低端余量 0.1V、高端余量 0.45V，最坏情况也安全。

第 4 步：换轨到轨器件。 轻载 0.05~4.95V，增益 5 时输出 1.0~4.0V，低端余量 0.95V、高端余量 0.95V；电源 −5% 后上限 4.75-0.05=4.70\text{V}，仍然安全。

结论：同一个信号、同一颗运放，摆幅预算决定了最大可用增益：非轨到轨器件在 5V 下只能做到 3.5 倍左右，轨到轨器件可以做到 5 倍。这不是"精度"问题，是"信号能不能完整通过"的问题。负载电流、温度、电源容差都要按最坏情况算，不能只看标称 5V。

5. 工程含义

5.1 参数数量级：先建立直觉，再查手册

参数	双极输入通用型	JFET 输入	CMOS 输入	说明
A_{OL0}	10^5\sim10^6	10^5\sim10^6	10^5\sim10^7	越高，闭环误差越小
GBW	1~10MHz	1~20MHz	0.1~10MHz	高频、低功耗互相牵制
V_{OS}	0.5~5mV	1~10mV	0.1~5mV	精密型可到 10µV 级
I_B	10nA~1µA	1~50pA	1pA~1nA	高阻源首要看这个
差分 R_{in}	10^6\sim10^8\Omega	10^{12}\sim10^{14}\Omega	10^{12}\sim10^{15}\Omega	与 I_B 互相印证
开环 R_{out}	50~500Ω	50~500Ω	100~1000Ω	闭环后除以 1+T

这些都是典型量级，具体型号以数据手册为准。表的作用是让你在选型前就知道"大概在哪个数量级"，而不是替代手册。

5.2 选型顺序：先排除，再优化

1. 电源与摆幅：单电源还是双电源？信号范围是否落在输出摆幅内？先按 §4.2 做摆幅预算，不满足直接换器件。
2. 输入共模范围：信号共模是否在 V_{ICMR} 内？单电源低端尤其要查。
3. 精度：V_{OS}、I_B、A_{OL} 是否满足误差预算？高阻源优先 JFET/CMOS 输入。
4. 速度：GBW、SR 是否满足最高频率与最大幅度？两个都要算。
5. 封装与引脚：优先选双运放 SO-8 这类有行业标准引脚排列的封装；单运放小封装必须逐型号核对。
6. 成本与供货：前面都满足后再比价格与交期。

顺序不能倒：先挑"便宜的"再发现摆幅不够，等于重来一遍。

5.3 封装与 PCB 的落地检查

• 电源退耦：每个电源脚就近放 100nF 陶瓷电容，回路面积越小越好；双电源要正、负各一只。退耦不良的典型现象是输出高频毛刺、振荡。
• 1 脚方向：贴片封装用丝印圆点/斜角标记 1 脚；DIP 用缺口。手工焊接前先确认封装库的 1 脚方向与数据手册一致。
• 未用运放：双/四运放里没用到的通道不要悬空，接成跟随器并把输入接到已知电位，否则可能自激、增加功耗。
• 热：小封装（SOT-23-5、SC70-5）的散热能力有限，驱动大电流负载时要算功耗 P=(V_{CC}-V_{OUT})I_{OUT}，并对照数据手册的热阻。

5.4 模型什么时候不够用

• 频率接近 f_{cl}：单极点模型开始偏离，第二极点、输出阻抗、输入电容都要计入。
• 大信号：压摆率限制让正弦变三角、方波边沿变斜，GBW 模型完全失效。
• 高阻源：偏置电流、输入电容、PCB 漏电流都变成误差源。
• 容性负载：输出阻抗与负载电容形成附加极点，可能振铃甚至自激。
• 精密直流：失调、漂移、1/f 噪声、热电偶效应都进入误差预算。

6. 常见坑

<>

• 现象：接好电路，输出一动不动或贴着电源轨。原因：电源脚没接、只接了一侧，或把单运放/双运放的引脚搞混（例如把双运放的输出脚当成了调零脚）。解决：先量两个电源脚的对地电压，再按数据手册 Pin Configuration 逐脚核对；换料后重新核对，不看丝印。
• 现象：小信号正常，信号一大就削顶，示波器上顶部/底部变平。原因：输出摆幅超出电源轨余量，或输入共模超出范围。解决：按 §4.2 做摆幅预算，按最低电源电压、最大负载电流、最高温度算；必要时降低增益、抬偏置或换轨到轨器件。
• 现象：单电源电路输出"只有正半周"，负半周消失。原因：交流信号没有偏置到中点，输出负半周没有摆幅空间。解决：把输入偏置到 V_{CC}/2，输出加隔直电容；偏置电路见单电源电路与电平偏置搬移。
• 现象：高阻传感器一接上，输出就偏几百 mV，换低阻源就正常。原因：输入偏置电流在源阻抗上产生压降（I_BR_s），或输入电容与源阻抗形成低频极点。解决：换 JFET/CMOS 输入运放、降低源阻抗、加偏置电流补偿电阻；同时核对 R_sC_{in} 的极点频率。
• 现象：正弦测试正常，方波边沿变斜、顶部变三角。原因：压摆率 SR 不够，大信号跟不上。解决：按 SR\ge2\pi fV_{pk} 反算所需 SR，换高压摆率器件或降低幅度/频率；注意 SR 与 GBW 是两个独立指标。
• 现象：换了"轨到轨"运放，带 10mA 负载时输出仍然离轨 0.3V，后级 ADC 满量程用不满。原因：轨到轨输出在大电流下离轨几百 mV，数据手册的摆幅是按轻载标的。解决：按实际负载电流查 Output Voltage Swing 曲线，留足余量，或降低负载电流（加缓冲）。

7. 自测题

五条理想假设分别是什么？在"高源阻抗、直流、小信号"的工况下，哪一条最先失效？为什么？

五条假设：开环增益无限、输入阻抗无限、输出阻抗为零、带宽无限、零失调零噪声。

在高源阻抗、直流、小信号的工况下，最先失效的是输入阻抗无限（以及与之等价的"零偏置电流"）。原因：失调电压通常只有 mV 级，小信号下相对误差可能还不大；而偏置电流 I_B 流过源阻抗 R_s 产生的压降是 I_BR_s，R_s 到 MΩ 级、I_B 到 100nA 级时就是 0.1V，比 mV 级失调大两个数量级。例如 I_B=100\text{nA}、R_s=1\text{M}\Omega，误差 100\times10^{-9}\times10^6=0.1\text{V}。所以高阻源场合要优先选 JFET/CMOS 输入运放，并核算 I_BR_s。

DIP-8 封装的 741 类单运放，引脚 2、3、6、7 分别是什么？同样封装的 LM358 双运放，引脚 1、4、8 又是什么？

741 类单运放：2 = 反相输入（−），3 = 同相输入（+），6 = 输出，7 = 正电源 V_{CC}；4 = 负电源 V_{EE}，1、5 = 失调调零，8 = 空脚。

LM358 双运放：1 = A 路输出，4 = 负电源/地，8 = 正电源 V_{CC}；2、3 是 A 路的反相/同相输入，5、6 是 B 路的同相/反相输入，7 是 B 路输出。

两者都是 DIP-8，但引脚定义完全不同：把双运放插进按单运放设计的插座，1 脚（输出）会接到调零网络，7 脚（输出 B）会接到正电源。这就是"同样 8 个脚，不能混用"的具体含义。

一只运放 A_{OL0}=2\times10^5、GBW=2MHz，接成同相增益 20，工作在 10kHz。求开环增益模、环路增益模、实际闭环增益与幅度误差。

主极点：f_p=GBW/A_{OL0}=2\times10^6/2\times10^5=10\text{Hz}。

10kHz 处 f/f_p=1000：

|A_{OL}|=\frac{2\times10^5}{\sqrt{1+1000^2}}=\frac{2\times10^5}{1000.0005}=199.9999\approx200

反馈系数 \beta=1/20=0.05，环路增益模：

|T|=|A_{OL}|\beta=200\times0.05=10.00

用复数算：\angle A_{OL}=-\arctan1000=-89.943^{\circ}，T=10\angle-89.943^{\circ}，1+T=1.0000-j9.9995，|1+T|=\sqrt{1+99.99}=10.049。

|G|=\frac{|A_{OL}|}{|1+T|}=\frac{200}{10.049}=19.90

幅度误差 (19.90-20)/20=-0.50\%。若直接用 1/|T|=10\% 估算，会高估 20 倍——原因同样是 T 的相位已接近 −90°，误差主要变成相移（约 -5.7^{\circ}）。

5V 单电源、非轨到轨（输出 0.6~3.5V），同相增益 10，输入偏置在 2.5V。输入信号幅度最大能到多少才不会削顶？

输出以 2.5V 为中心，增益 10，输入幅度 A 对应输出幅度 10A。

高端：2.5+10A\le3.5\Rightarrow A\le0.10\text{V}。低端：2.5-10A\ge0.6\Rightarrow A\le0.19\text{V}。

取两者较小值，A\le0.10\text{V}。即输入峰峰值最大 0.2V。高端先受限，因为输出上限离 2.5V 只有 1.0V，而低端有 1.9V 空间。

如果增益降到 5，则高端 A\le(3.5-2.5)/5=0.20\text{V}，低端 A\le(2.5-0.6)/5=0.38\text{V}，可用幅度翻倍。

为什么说"同一个丝印、不同厂商，引脚可能不同"？工程上应该怎么防？

丝印（top mark）通常只印型号缩写、批次码和厂商标志，空间有限时缩写会被截断或使用内部编码；不同厂商的兼容件可能使用相同或相似的缩写，但内部芯片、引脚定义、甚至封装尺寸都可能不同。另外，同一型号的不同封装后缀（如 D=SOIC、P=PDIP、DBV=SOT-23-5）引脚编号本来就不同。所以丝印只能用来"大致确认型号"，不能用来确定引脚。

防错做法：① 原理图符号的引脚号按"完整订购型号 + 封装后缀"的数据手册 Pin Configuration 建立；② 换料时把新旧两份 Pin Configuration 并排核对，而不是只看型号；③ PCB 封装库的焊盘编号与符号引脚号一一对应，首件用万用表/治具核对电源与地；④ 关键位置在丝印层标注 1 脚方向。

一颗运放 GBW=1MHz，接成增益 10。100kHz 时闭环增益是多少？如果输入是 2V 峰值的 100kHz 正弦，还需要检查哪个指标？

增益 10、GBW=1MHz，闭环 −3dB 频率 f_{cl}=GBW/10=100\text{kHz}。所以 100kHz 处正好是 −3dB 点：

|G(100\text{k})|=\frac{10}{\sqrt{2}}=7.07

比标称 10 低 3dB（幅度误差 −29.3%）。

还要检查压摆率：2V 峰值、100kHz 正弦的最大斜率

SR_{req}=2\pi fV_{pk}=2\pi\times10^5\times2=1.257\times10^6\ \text{V/s}=1.26\ \text{V/}\mu\text{s}

如果器件的 SR 小于 1.26V/µs，输出会变成三角波，这时候 GBW 算得再准也没用。小信号看 GBW，大信号看 SR，两个都要过。

8. 参考资料

• TI, Op Amps for Everyone（SLOD006B）：Chapter 1 The Op Amp's Place in the World 给运放的地位与五端口模型；Chapter 3 Development of the Ideal Op Amp Equations 给理想模型与虚短虚断的推导；Chapter 11 Understanding Op Amp Parameters 给 A_{OL}、GBW、摆幅等参数的定义与测试条件。本章 §2、§3 的符号口径与该书一致。
• TI, Single-Supply Op-Amp Circuit Collection（SLOA058）：单电源偏置、交流耦合与电平搬移的成套电路；本章 §2.4、§4.2 的单电源摆幅讨论按该文口径。
• Analog Devices, MT-035 Op Amp Inputs, Outputs, Single-Supply & Rail-to-Rail Issues：输入共模范围、输出摆幅与"轨到轨"的真实边界；本章 §2.4 的 RRI/RRO 区分参考该文。https://www.analog.com/media/en/training-seminars/tutorials/MT-035.pdf
• TI, LM358 数据手册：Pin Configurations 给双运放 SO-8/DIP-8 的标准引脚排列，Output Voltage Swing 与 Input Bias Current 表给出摆幅与偏置电流的测试条件；本章 §2.2、§2.3 的双运放引脚表按该手册整理。https://www.ti.com/lit/ds/symlink/lm358.pdf
• Sedra & Smith, Microelectronic Circuits（8th ed.）：Chapter 2 Operational Amplifiers 讲运放符号、五个端子、理想模型与基本组态；本章 §2.1、§2.2 的符号与端口定义与该章一致。
• Horowitz & Hill, The Art of Electronics（3rd ed.）：Chapter 4 Op Amps I 讲运放符号、反馈与理想模型，以及"先算理想、再补非理想"的方法；本章的写法与该章一致。https://artofelectronics.net/